

(11)Publication number :

06-035001

(43)Date of publication of application : 10.02.1994

(51)Int.Cl.

G02F 1/136

G02F 1/1335

(21)Application number : 04-189741 (71)Applicant : ALPS ELECTRIC CO LTD


(22)Date of filing : 16.07.1992 (72)Inventor : IWASAKI CHISATO

## (54) ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE

### (57)Abstract:

**PURPOSE:** To control the orientation of liquid crystal by applying an electric field to the liquid crystal by both a pixel electrode and a light shielding conductive layer by providing the light shielding layer at the edge part of the light-transmissive pixel electrode.

**CONSTITUTION:** At the peripheral edge part of the pixel electrode 15, the light shield conductive layer 25 which is electrically connected to the pixel electrode is formed surrounding the entire periphery of the pixel electrode 15. This light shielding conductive layer 25 is formed of a light shielding metallic conductive material such as Al and almost as thick as the pixel electrode 15. The light shielding conductive layer 25 is therefore provided between the pixel electrode 15 and a signal electrode line G at its periphery, and between the pixel electrode 15 and a scanning electrode line S at its periphery. Further, the inner edge part of the opening part of a black matrix between the outer peripheral edge part of the light shielding conductive layer 25 and the outer edge part of the pixel electrode 15 is positioned. In this case, the light shielding conductive layer 25 at the periphery of the pixel electrode 15 applies liquid crystal molecules with the same electrode with the pixel electrode.



## LEGAL STATUS

[Date of request for examination] 15.12.1994

[Date of sending the examiner's  
decision of rejection]

other than the examiner's decision of  
rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number] 2638713

[Date of registration] 25.04.1997

[Number of appeal against examiner's  
decision of rejection]

[Date of requesting appeal against  
examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-35001

(43) 公開日 平成6年(1994)2月10日

|                           |       |         |     |        |
|---------------------------|-------|---------|-----|--------|
| (51) Int.Cl. <sup>5</sup> | 識別記号  | 庁内整理番号  | F I | 技術表示箇所 |
| G 0 2 F 1/136             | 5 0 0 | 9018-2K |     |        |
| 1/1335                    |       | 7408-2K |     |        |

審査請求 未請求 請求項の数7(全9頁)

(21) 出願番号 特願平4-189741

(22) 出願日 平成4年(1992)7月16日

(71) 出願人 000010098

アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

(72) 発明者 岩崎 千里

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社内

(74) 代理人 弁理士 志賀 正武 (外2名)


(54) 【発明の名称】 アクティブマトリックス液晶表示装置

(57) 【要約】

【目的】 本発明は開口率を大きくして高精細化に対応することができる液晶表示装置の提供を目的とする。

【構成】 本発明は、透明基板上に走査電極線と信号電極線とがマトリックス状に配線され、走査電極線と信号電極線とにより区画された部分に透光性の画素電極が設けられ、走査電極線と信号電極線と画素電極とがスイッチ素子を介し接続され、それらの上に液晶が設けられた液晶表示装置において、画素電極の縁部に画素電極と電気的に接続された遮光導電層を設けたものである。

【効果】 本発明によれば、遮光導電層の部分では光は通過できないので、遮光導電層の部分に対応する液晶には光が入射されず、この部分の液晶は、表示、非表示に関与しないが、遮光導電層により電界は印加されて液晶は配向されるので表示、非表示に対応した液晶の配向性になっている。従ってこの部分の液晶の配向性が画素電極に対応する液晶の配向性に悪影響を及ぼさない。



## 【特許請求の範囲】

【請求項1】 透明の基板上に走査電極線と信号電極線とがマトリックス状に配線され、走査電極線と信号電極線とにより区画された部分に透光性の画素電極が設けられ、走査電極線および信号電極線と画素電極とがスイッチ素子を介して接続されてなり、画素電極の上方に液晶が設けられたアクティブマトリックス液晶表示装置において、

画素電極の縁部に画素電極と電気的に接続された遮光性導電層が設けられてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項2】 透明の基板上に走査電極線と信号電極線とがマトリックス状に配線され、走査電極線と信号電極線とにより区画された部分に透光性の画素電極が設けられ、走査電極線および信号電極線と画素電極とがスイッチ素子を介して接続され、画素電極が絶縁層を介し基板上に設けられてなり、画素電極の上方に液晶が設けられたアクティブマトリックス液晶表示装置において、画素電極の縁部に画素電極と電気的に接続された遮光性導電層が設けられてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項3】 透明の基板上に走査電極線と信号電極線とがマトリックス状に配線され、走査電極線と信号電極線とにより区画された部分に透光性の画素電極が設けられ、走査電極線および信号電極線と画素電極とがスイッチ素子を介して接続され、画素電極が絶縁層を介して基板上に設けられてなり、画素電極の上方に液晶が設けられたアクティブマトリックス液晶表示装置において、画素電極の縁部に画素電極と電気的に接続された遮光導電層が設けられ、画素電極と基板との間に設けられた絶縁層中に、遮光導電層と基板との間に位置して画素電極と電気的に絶縁された遮光容量導電層が設けられてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項4】 透明の基板上に走査電極線と信号電極線とがマトリックス状に配線され、走査電極線と信号電極線とにより区画された部分に透光性の画素電極が設けられ、走査電極線および信号電極線と画素電極とがスイッチ素子を介して接続され、画素電極が絶縁層を介し基板上に設けられてなり、画素電極の上方に液晶が設けられたアクティブマトリックス液晶表示装置において、画素電極と基板との間に設けられた絶縁層中に、画素電極周縁部と基板との間に位置して画素電極と電気的に絶縁された遮光容量導電層が設けられてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項5】 請求項3または4記載のアクティブマトリックス液晶表示装置において、遮光容量導電層が独立電極線の一部にされてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項6】 請求項1、2、3、4または5記載のア

クティブマトリックス液晶表示装置において、遮光導電層または遮光容量導電層の少なくとも一方が画素電極の全周に形成されてなることを特徴とするアクティブマトリックス液晶表示装置。

【請求項7】 請求項1、2、3、4、5または6記載のアクティブマトリックス液晶表示装置において、液晶の上方にブラックマスクが設けられ、このブラックマスクに画素電極と遮光導電層と遮光容量導電層の少なくとも1つに対応する大きさの開口部が形成されてなることを特徴とするアクティブマトリックス液晶表示装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は開口率を高くすることができ、表示の乱れの少ないアクティブマトリックス液晶表示装置に関する。

## 【0002】

【従来の技術】 図10は、トランジスタをスイッチ素子に用いたアクティブマトリックス液晶表示装置の等価回路の一構成例を示すものである。図10において、多数の走査電極線G1、G2、…、Gnと、多数の信号電極線S1、S2、…、Smとがマトリックス状に配線され、各走査電極線Gはそれぞれ走査回路1に、各信号電極線Sはそれぞれ信号供給回路2に接続され、各線の交差部分の近傍にトランジスタ（スイッチ素子）3が設けられ、このトランジスタ3のドレインにコンデンサとなる容量部4と液晶素子5が接続されて回路が構成されている。

【0003】 図10に示す回路においては、走査電極線G1、G2、…、Gnを順次走査して1つの走査電極線G上のすべてのトランジスタ3を一齐にオン状態とし、この走査に同期させて信号供給回路2から信号電極線S1、S2、…、Smを介し、このオン状態のトランジスタ3に接続されている容量部4のうち、表示するべき液晶素子5に対応した容量部4に信号電荷を蓄積する。この蓄積された信号電荷は、トランジスタ3がオフ状態になっても次の走査に至るまで、対応する液晶素子5を励起し続けるので、液晶素子5が制御信号により制御され、表示されたことになる。即ち、このような駆動を行なうことで外部の駆動用の回路1、2からは時分割駆動していても、各液晶素子5はスタティック駆動されていることになる。

【0004】 図11と図12は、図10に等価回路で示した従来のアクティブマトリックス液晶表示装置において、走査電極線Gと信号電極線S等の部分を基板上に備えたものの一構成例を示すものである。図11と図12に示すアクティブマトリックス表示装置において、ガラスなどの透明の基板6上に、走査電極線Gと信号電極線Sとが互いの交差部分にゲート絶縁層9を介してマトリックス状に配線されている。また、走査電極線Gと信号電極線Sとの交差部分の近傍に薄膜のトランジスタ3が設けられている。

【0005】図11と図12に示すトランジスタ3は最も一般的な構成の一例であり、走査電極線Gから引き出して設けたゲート電極8上に、ゲート絶縁層9を設け、このゲート絶縁層9上にアモルファスシリコン(a-Si)からなる半導体層10を設け、更にこの半導体層10上にアルミニウムなどの導体からなるドレイン電極11とソース電極12とを設けて構成されている。なお、半導体層10の最上層はイオンをドーピングしたアモルファスシリコン層10aにされている。また、前記ドレイン電極11は、ゲート絶縁層9にあげられたコンタクトホール13を介して基板6上に形成された画素電極15に接続されるとともに、前記ソース電極12は信号電極線Sに接続されている。そして、前記ゲート絶縁層9とドレイン電極11とソース電極12などを覆ってこれらの上にパシベーション層16が設けられ、このパシベーション層16上に配向膜17が形成され、この配向膜17の上方に配向膜18を備えた透明の基板19が設けられ、更に配向膜17、18の間に液晶20が封入されてアクティブマトリックス液晶表示装置が構成されていて、前記画素電極15が前記液晶20の分子に電界を印加すると液晶分子の配向制御ができるようになっている。

#### 【0006】

【発明が解決しようとする課題】前記従来構成のアクティブマトリックス液晶表示装置においては、液晶20の上方部分において、基板19と配向膜18の間にブラックマスク22を設け、画素電極15の上方領域以外の部分は覆い隠すように構成している。これは、画素電極15の上方領域以外の部分では液晶分子の配向性を制御できないので、この配向性を制御できない部分を覆い隠すためである。

【0007】ところで、画素電極15に電荷をかけて画素電極15が発生させる電界により液晶分子の配向性を制御する場合、画素電極15の上方領域に位置する液晶分子は画素電極15が作用させる正規の電界を受けて配向するが、画素電極15の上方領域から外れた位置にある液晶分子は、画素電極15が発生させる電界の影響外にあるので配向性が制御されておらず、いわば、乱れた配向状態にある。すると、この乱れた配向状態の液晶分子が画素電極15上の液晶分子の配向性にも悪影響を与えることとなり、結果的に画素電極15の周縁部分の上方に位置する液晶分子の配向性が乱れる問題があり、この部分の液晶が所定の透過率にならない問題がある。また、画素電極15と走査電極線Gまたは信号電極線Sの電位が異なるために発生する横方向の電界によっても画素電極15の周縁部分の上方に位置する液晶分子の配向性が乱れ、同様の問題がある。

【0008】そこで従来、この配向性が乱れる部分による表示を行わない目的で、図12に示すように画素電極15の周縁部分の上方領域Rについてもブラックマス

ク22で覆い隠す構造を採用していた。具体的には画素電極15の周縁部分において10 $\mu$ m以上の幅の部分をブラックマスク22で覆い隠していた。ところが、このような構造であると、ブラックマスク22の開口部分の面積が画素電極15の面積よりも小さくなり、開口率が低下する欠点があり、液晶画面の高精細化が困難になる問題がある。また、アクティブマトリックス液晶表示装置の製造時において、ブラックマスク22の設けられた透明基板19と画素電極15の設けられた透明基板6との2枚の基板を貼り合わせるので、ブラックマスク22の開口部分と画素電極15とを正確に位置合わせすることが困難であり、位置合わせ誤差が大きいと、画素電極15の必要部分をもブラックマスク22で覆い隠すことになり、開口率が低下するおそれがあった。

【0009】次に、液晶を交流駆動する場合に生じる問題点について説明する。前記液晶20に同極性の電荷を印加し続けると、直流成分によって液晶に接している配向膜17、18のイオン成分が片方にかたまり、吸着した電荷により電場が生じて表示が焼き付いてしまう問題があるために、画素電極15に印可する電圧の極性が逆になっても液晶は同じ光透過特性を有することを利用し、液晶の交流駆動を行ない、前記焼き付きの問題の解消を図っている。

【0010】ところが、液晶を交流駆動した場合、寄生容量が発生し、ゲート電圧が画素電極に飛び込み、画素電極15の電位の動的電圧シフトが発生する。前記電圧シフトを発生させる寄生容量とは、アクティブマトリックス液晶表示装置の一部に形成したゲート絶縁層9が容量化してしまうためである。これは、実際のアクティブマトリックス液晶表示装置の構造において、基板上に走査電極線Gや画素電極15を形成した後これらを覆うゲート絶縁層9を形成し、この絶縁層9上に種々の成膜を行なって薄膜状のトランジスタなどを形成する関係から、これらの部分と走査電極線Gとの間の絶縁層部分が容量を形成し、これが寄生容量となってしまうことに起因しており、現在のアクティブマトリックス液晶表示装置では構造的に避けられないものである。

【0011】また、液晶自体を容量素子とみなした場合、液晶分子の配向状態の違い、諧調の違いにより誘電率の異方性を生じるので、液晶表示素子を前述の如く交流駆動した場合に、液晶表示素子の駆動電圧ごとに電圧シフト量が異なる問題がある。

【0012】そこで、本発明者らが先に提案している液晶表示装置においては、液晶の異方性などの要因によってその容量値が多少変動しても容量部4の容量が十分に大きければ、電圧シフト量の変動が少なくなることを利用し、例えば図13に示すように、容量部4を走査電極線Gに接続して構成するか、図14に示すように、走査電極線Gと平行にA1などからなる単独の独立電極線18を設け、この独立電極線18に容量部4を接続して構

成し、これを蓄積容量とすることで前記液晶の誘電率異方性などの影響を打ち消す構造を採用している。

【0013】この独立電極線18を設けたアクティブマトリックス液晶表示装置の一構成例を図15と図16に示す。なお、図15と図16において、図11と図12を基に先に説明したアクティブマトリックス液晶表示装置と同一の構成要素には、同一の符号を付している。この構成のアクティブマトリックス液晶表示装置においては、基板6上に独立電極線18が設けられ、この独立電極線18がゲート絶縁層9で覆われるとともに、このゲート絶縁層9上に画素電極15aが形成されている。

【0014】前記構成のアクティブマトリックス液晶表示装置において、独立電極線18をゲート電極線Gと同じA1などの金属材料で形成すると、基板6上にゲート電極線Gを形成する際に同時に成膜して独立電極線18を形成することができ、不用に工程を増加させることはないが、独立電極線18の部分が不透明部分となり、画素電極15aに入射する光を遮るので、液晶表示装置の開口率が低下する問題がある。また、開口率の低下を避けるために、独立電極線18をITO（インジウムスズ酸化物）などの透明導電材料で形成すると、独立電極線18を設けるために、画素電極15aの形成工程と合わせてITOの成膜工程が2回必要になり、工程が増加して歩留まりが低下する問題がある。

【0015】次に、実際のアクティブマトリックス液晶表示装置において独立電極線を設けたことによる開口率の低下割合について説明する。基板上に多数形成される画素電極ピッチの部分の面積は、現在知られている一般的なアクティブマトリックス液晶表示装置においては  $160\mu\text{m} \times 70\mu\text{m} = 1.12 \times 10^{-4} \text{cm}^2$  となる。また、画素電極の面積は  $150\mu\text{m} \times 60\mu\text{m} = 9 \times 10^{-6} \text{cm}^2$  となる。更に、独立電極線の面積は  $19.2\mu\text{m} \times 50\mu\text{m} = 9.6 \times 10^{-6} \text{cm}^2$ （蓄積容量Cs＝約0.2pF）となる。よって、（独立電極線面積）／（画素ピッチ面積）＝約8.6%となり、この程度の開口率の低下を生じることになる。

【0016】本発明は前記事情に鑑みてなされたものであり、開口率を大きくして液晶画面の高精細化に対応することができるとともに、独立電極線を設けても開口率を低下させることなく、歩留まりの低下も生じない構成のアクティブマトリックス液晶表示装置を提供することを目的とする。

【0017】

【課題を解決するための手段】請求項1記載の発明は前記課題を解決するために、透明基板上に走査電極線と信号電極線とをマトリックス状に配線し、走査電極線と信号電極線とにより区画された部分に透光性の画素電極を設け、走査電極線および信号電極線と画素電極とをスイッチ素子を介して接続してなるアクティブマトリックス液晶表示装置において、画素電極の縁部に画素電極と電

氣的に接続された遮光導電層を設けてなるものである。

【0018】請求項2記載の発明は前記課題を解決するために、透明基板上に走査電極線と信号電極線とをマトリックス状に配線し、走査電極線と信号電極線とにより区画された部分に透光性の画素電極を設け、走査電極線および信号電極線と画素電極とをスイッチ素子を介して接続し、画素電極を絶縁層を介し基板上に設けてなるアクティブマトリックス液晶表示装置において、画素電極の縁部に画素電極と電氣的に接続された遮光導電層を設けたものである。

【0019】請求項3記載の発明は前記課題を解決するために、透明基板上に走査電極線と信号電極線とをマトリックス状に配線し、走査電極線と信号電極線とにより区画された部分に透光性の画素電極を設け、走査電極線および信号電極線と画素電極とをスイッチ素子を介して接続し、画素電極を絶縁層を介して基板上に設けてなるアクティブマトリックス液晶表示装置において、画素電極の縁部に画素電極と電氣的に接続された遮光導電層を設け、画素電極と基板との間に設けられた絶縁層に、遮光導電層と基板との間に位置して画素電極と電氣的に絶縁された遮光容量導電層を設けてなるものである。

【0020】請求項4記載の発明は前記課題を解決するために、透明基板上に走査電極線と信号電極線とをマトリックス状に配線し、走査電極線と信号電極線とにより区画された部分に透光性の画素電極を設け、走査電極線および信号電極線と画素電極とをスイッチ素子を介して接続し、画素電極を絶縁層を介し基板上に設けてなるアクティブマトリックス液晶表示装置において、画素電極と基板との間に設けられた絶縁層に、画素電極周縁部と基板との間に位置して画素電極と電氣的に絶縁された遮光容量導電層を設けてなるものである。

【0021】請求項5記載の発明は前記課題を解決するために、請求項3または4記載のアクティブマトリックス液晶表示装置において、遮光容量導電層で独立電極線の一部を構成してなるものである。

【0022】請求項6記載の発明は前記課題を解決するために、請求項1、2、3、4または5記載のアクティブマトリックス液晶表示装置において、遮光導電層または遮光容量導電層の少なくとも一方を画素電極の全周に形成してなるものである。

【0023】請求項7記載の発明は前記課題を解決するために、請求項1、2、3、4、5または6記載のアクティブマトリックス液晶表示装置において、液晶の上方にブラックマスクを設け、このブラックマスクに画素電極と遮光導電層と遮光容量導電層の少なくとも1つに対応する大きさの開口部を形成してなるものである。

【0024】

【作用】透光性の画素電極の縁部に遮光導電層を設けることにより、画素電極と遮光導電層の両方で液晶に電界を印加して液晶の配向性を制御することができる。この

際、光は画素電極を通過することができるので液晶に入射し、液晶の配向性により透過率が調節されるので表示、非表示がなされる。また、遮光導電層の部分では光は通過できないので、遮光導電層の部分に対応する液晶は表示、非表示に関与しない。ここで、遮光導電層の部分に対応する液晶には光が到達しないが、遮光導電層により電界は印加されて液晶は配向されるので、この部分の液晶は表示、非表示に対応した液晶の配向性に従っている。従ってこの部分の液晶の配向性が画素電極に対応する液晶の配向性に悪影響を及ぼすことはない。よって画素電極の縁部分に対応する液晶の配向性が、画素電極の中央部側に対応する液晶の配向性と同一になり、乱れを生じない。

【0025】なお、このような作用は、透明基板上に画素電極を直接形成した構造と透明基板上に絶縁層を形成してから画素電極を形成した構造のいずれの構造でも得ることができる。そして、遮光導電層を形成する位置は、画素電極の縁部であれば良いので、画素電極の外方に画素電極と連続させて遮光導電層を形成しても良いし、画素電極の縁部の上下に画素電極と連続あるいは不連続で遮光導電層を形成しても差し支えない。

【0026】また、画素電極の縁部に対応する部分の液晶の配向性に乱れを生じないならば、この部分をブラックマスクで覆い隠す必要はなくなり、ブラックマスクの開口部の面積をその分広くすることができる。よって画素電極の全周に遮光導電層を設けるならば、画素電極の全周に対応させて、遮光導電層の面積分だけブラックマスクの開口部を広くことができ、これにより液晶表示装置の開口率が向上する。

【0027】透明基板と画素電極との間に絶縁層を設けた構造で、絶縁層中に遮光容量導電層を形成したものは、この遮光容量導電層でアクティブマトリックス液晶表示装置の蓄積容量を形成することができる。この蓄積容量の存在により、液晶自体に多少の容量変化を生じてこの容量変化の影響を吸収することができ、液晶表示が安定になる。また、遮光容量導電層を画素電極縁部の遮光導電層の下に形成する構造ならば、画素電極を通過する光に影響を遮ることはないので液晶表示装置の開口率を低下させることなく蓄積容量形成用の遮光導電層が設けられる。

【0028】

【実施例】以下、図面を参照して本発明の実施例について説明する。図1は本発明に係るアクティブマトリックス液晶表示装置用基板の第1実施例の平面構造を示し、図2は図1に示す基板を備えた液晶表示装置の断面構造を示すものである。図1と図2に示す構造において、図11と図12を基に先に説明したアクティブマトリックス液晶表示装置と同一の構成要素には同一の符号を付してそれらの部分の説明は省略する。この例の液晶表示装置において先に説明したものと異なっているのは、画素

電極15の周縁部分に、画素電極15の全周を囲んで画素電極15に電気的に接続された遮光導電層25が形成されている点である。

【0029】この遮光導電層25はA1などの遮光性の金属導電材料からなり、その厚さは画素電極15とほぼ同じ厚さに形成され、その幅は5~10 $\mu$ m程度に形成されている。従って遮光導電層25は、画素電極15とその周囲の信号電極線Gとの間に位置するように、および、画素電極15とその周囲の走査電極線Sとの間に位置するように設けられている。また、液晶基板の上方に設けられるブラックマスク22aの開口部22bは、画素電極15の全領域と同等または大きくかつ遮光導電層25を含めた領域と同等または小さく形成されている。即ち、遮光導電層25の外周縁部と画素電極15の外縁部との間とブラックマスク22aの開口部22bの内周縁部とが位置合わせされている。なお、当然のことながら透明の基板6の下面側には図示略のバックライトが設けられて下方側から光が投射されるようになっている。

【0030】前記構造のアクティブマトリックス液晶表示装置を用いて表示を行なうには、所用の走査電極線Gと信号電極線Sとに信号を印加して特定のスイッチ素子3により特定の画素電極15に電荷をかけて液晶20の分子に電界をかけることにより行なう。この場合、画素電極15の周囲の遮光導電層25が、液晶分子に対して画素電極15と同一の電界を印加するので遮光導電層25によっても液晶の配向性を制御することができる。そして、遮光導電層25はバックライトの光を遮るので、この部分を光が通過しない。しかし、この光が通過しない部分の領域に存在する液晶分子は、遮光導電層25の電界により配向制御されているので、画素電極15により配向制御された液晶分子の配向性に悪影響を及ぼすことはない。以上のことから、画素電極15の上方領域に存在する液晶分子は、その周囲の液晶分子に乱されることなく正規の配向性を保持する。よって液晶分子の配向制御を従来構造よりも正確に行なうことができ、画素電極15の周囲領域の液晶の配向乱れを生じない。また、従来は図12に示す構造のようにブラックマスク22の開口部を画素電極15の面積よりも小さくしていたが、本構造を採用することで、ブラックマスク22aの開口部22bを従来構造よりも大きくできるので開口率が向上し、高精細度液晶装置として好ましいものになる。

【0031】前記構造の液晶表示装置を製造する場合、基板6の上に走査電極線Gをゲート電極8をA1などの遮光性の導電性金属材料で形成し、その後ゲート絶縁層9を形成する。そこでこの際に、遮光導電層25を走査電極線Gあるいはゲート電極線8の形成材料と同一の遮光性の導電性金属材料で形成することができる。このようにすれば、遮光導電層25を形成する工程を走査電極線Gおよびゲート電極8の形成工程と同時に行なえるので、特別な新規工程を付加することなく遮光導電層2

5の形成を行なうことができ、工程の増加を防止でき、歩留まりの低下を防止できる。

【0032】また、トランジスタ3とバシベーション層16と配向膜17を形成してアクティブマトリクス表示装置用の基板を構成した後、ブラックマスク22aと配向膜18とを一体化した基板19を用意し、両基板の間にスペーサを介在させて両基板を所定間隔で保持し、これにより生じる空間部に液晶を流入させ、両基板の端部を封止して図2に示す断面構造のアクティブマトリクス液晶表示装置を製造する。

【0033】ここで、画素電極15を備えた側の基板と、ブラックマスク22aを備えた側の基板の位置合わせを行なう必要がある。そして、この位置合わせを行なう場合に、ブラックマスク22aの開口部22bと、画素電極15および遮光導電層25の位置とを正確に合わせないと開口率が低下してしまう。この点において本構造を用いていると、ブラックマスク22aの開口部22bの内周縁部は、遮光導電層25の外周縁部と画素電極15の外縁部との間に位置合わせされておれば、実質上開口率は低下しない。これに対して従来は、画素電極15よりも面積を小さくしたブラックマスク22aの開口部が画素電極15と位置合わせされ、さらに画素電極15の周縁部分の上方に位置する液晶分子の乱れた配向状態の領域を覆い隠すように設計する必要があった。即ち、位置合わせ精度の5~10μmおよび配向乱れ領域5~10μmの合計分だけ画素電極15よりブラックマスクの開口部を小さく設計していたので、開口率が低下していた。この問題は、液晶画素の高精細化に伴う画素ピッチの微細化とは独立であるため、高精細化になるほどその影響が大きく、開口率が低下してしまう。

【0034】図3は本発明の第2実施例の断面構造を示すもので、図1と図2を基に先に説明した実施例の構造と同一の部分には同一の符号を付してそれらの部分の説明は省略する。この実施例の構造においては、画素電極26がゲート絶縁層9の上方に形成され、この画素電極26の周囲に遮光導電層27が形成されている。なお、この遮光導電層27の形成は、ドレイン電極11とソース電極12の形成と同時にこなえば良い。

【0035】図3に示す構造を採用することで先に説明した第1実施例の構造と同等の効果を得ることができる。

【0036】図4~図7はそれぞれ画素電極と遮光導電層の構造例を示すものである。図4は本発明の第3実施例の構造を示すもので、この実施例は画素電極26aの周縁部に、全周にわたり遮光導電層27aを形成した例である。その他の構造は先に説明した実施例の構造と同等である。図5は本発明の第4実施例の構造を示すもので、この実施例はゲート絶縁層9上に予め遮光導電層27bを形成し、その後でゲート絶縁層9と遮光導電層27bを覆うように画素電極26bを形成した例であ

る。この例では、遮光導電層27cの上面全部を画素電極26bの周縁部で覆っている。

【0037】図6は本発明の第5実施例の構造を示すもので、この実施例はゲート絶縁層9上に予め遮光導電層27cを形成し、その後でゲート絶縁層9と遮光導電層27cを覆うように画素電極26cを形成した例である。この例では、遮光導電層27cの上面半分程度を画素電極26bの周縁部で覆っている。図7は本発明の第6実施例を示すもので、この実施例はゲート絶縁層9上に画素電極26dを形成し、その周縁部とその周囲のゲート絶縁層9を所定幅で覆うように遮光導電層27dを形成した例である。図4~図7に示すそれぞれの構造において、先に説明した実施例の構造と同等の効果を得ることができる。

【0038】以上説明したように遮光導電層と画素電極の構造は種々の構造をとることができ、図面に示した構造の他にも、画素電極の周縁部を囲む種々の構造を採用できるのは勿論である。なお、前記いずれの実施例でも遮光導電層は画素電極の全周を囲む構造としたが、遮光導電層は画素電極の全周を囲む必要はなく、画素電極の一部に遮光導電層を接続して設けた構造でも良いのは勿論である。

【0039】図8は本発明に係るアクティブマトリクス液晶表示装置の第7実施例の断面構造を示すものである。図8に示す構造において、図3を基に先に説明したアクティブマトリクス液晶表示装置と同一の構成要素には同一の符号を付してそれらの部分の説明は省略する。この例の液晶表示装置においては、ゲート絶縁層9上に画素電極26が形成され、画素電極26の周囲に遮光導電層27が形成されるとともに、遮光導電層27の下方の基板6上に遮光容量導電層30が設けられ、この遮光容量導電層30上にゲート絶縁層9が被覆されている。

【0040】図8に示す構造においても先に説明した実施例の場合と同様に液晶の配向性の乱れを阻止することができる。また、この構造において前記遮光容量導電層30をゲート絶縁層9を介して対向して設けているので、この部分が容量を構成する。よって液晶表示装置の回路に設ける蓄積容量として利用することができる。しかもこの構造においては、遮光容量導電層30を遮光導電層27の下方に設けているので、図15と図16を基に説明した独立電極線18のように画素電極15の一部を隠す構造とは異なり、遮光容量導電層30が画素電極15に対して遮光を行なうことはない。よって液晶表示装置の開口率を低下させることなく蓄積容量を設けることができる。なお、図15に示すように画素電極15aを隠すように独立電極線18を設けた例と比較すると、画素電極15を遮るものはないので、先の計算結果のように約8.6%もの開口率の低下は生じない。換言すれば、本構造を採用することで、図15に示す構造よりも

8.6%程度開口率が向上する。

【0041】図9は本発明に係るアクティブマトリックス液晶表示装置の第8実施例の断面構造を示すものである。図9に示す構造において、図8を基に先に説明したアクティブマトリックス液晶表示装置と同一の構成要素には同一の符号を付してそれらの部分の説明は省略する。この例の液晶表示装置においては、ゲート絶縁層9上に画素電極26が形成され、画素電極26の周囲の遮光導電層は省略されるとともに、画素電極26の周縁部下方の基板6上に遮光容量導電層30が設けられ、この遮光容量導電層30上にゲート絶縁層9が被覆されている。

【0042】図9に示す構造においても先に説明した実施例の場合と同様に液晶の配向性の乱れを阻止することができる。また、この構造において前記遮光容量導電層30をゲート絶縁層9を介して対向して設けているので、この部分が容量を構成する。よって液晶表示装置の回路に設ける蓄積容量として利用することができる。しかもこの構造においては、遮光容量導電層30を画素電極26の周縁部下方に設けているので、図15と図16を基に説明した従来の独立電極線18のように画素電極15の一部を隠す構造とは異なり、遮光容量導電層30が画素電極15に対して遮光を行なうことはない。よって液晶表示装置の開口率を低下させることなく蓄積容量を設けることができる。

【0043】

【発明の効果】以上説明したように本発明によれば、アクティブマトリックス液晶表示装置において、透光性の画素電極の縁部に遮光導電層を設けることにより、画素電極と遮光導電層の両方で液晶に電界を印加して液晶の配向性を制御することができる。この際、透明基板を通過するバックライトなどの光は画素電極を通過することができるので液晶に入射し、この液晶の配向性により透過率が調節されるので表示、非表示がなされる。また、遮光導電層の部分では光は通過できないので、遮光導電層の部分に対応する液晶には光が入射されず、この部分の液晶は、表示、非表示に関与しない。ここで、遮光導電層の部分に対応する液晶には光が入射しないが、遮光導電層により電界は印加されて液晶は配向されるので、この部分の液晶は、表示、非表示に対応した液晶の配向性になっている。従ってこの部分の液晶の配向性が画素電極に対応する液晶の配向性に悪影響を及ぼすことはない。よって画素電極の縁部分に対応する液晶の配向性が乱れることはなく、画素電極の中央部側に対応する液晶の配向性と同一になって、画素電極に対応する液晶の全部分において正確な表示が得られる。

【0044】なお、このような作用は、透明基板上に画素電極を直接形成し、その上に絶縁層などを形成した構造と、透明基板上に絶縁層を形成し、その上に画素電極を形成した構造のいずれの構造においても同様を得るこ

とができる。そして、遮光導電層を形成する位置は、画素電極の縁部であれば良いので、画素電極の外方に画素電極と連続させて遮光導電層を形成しても良いし、画素電極の縁部の上下に画素電極と連続あるいは不連続で遮光導電層を形成しても差し支えなく、いずれの場合も同様な効果を得ることできる。ただし、画素電極の周囲に遮光導電層を形成する場合は、画素電極の縁部の上下に遮光導電層を形成する場合は異なり、画素電極を覆い隠さないで、開口率をより大きくすることができる。

【0045】また、画素電極の縁部に対応する部分の液晶の配向性に乱れを生じないならば、従来のようにこの部分をブラックマスクで覆い隠す必要は無くなり、ブラックマスクの開口部の面積をその分広くすることができる。よって画素電極の全周に遮光導電層を設けるならば、画素電極の全周に対応させて、遮光導電層の面積分だけブラックマスクの開口部を広くすることができ、これにより液晶表示装置の開口率を高くすることができ、高精細度化したアクティブマトリックス液晶表示装置を提供できる。

【0046】一方、透明基板と画素電極との間に絶縁層を設けた構造であって、絶縁層中に遮光容量導電層を形成したものは、この遮光容量導電層でアクティブマトリックス液晶表示装置の蓄積容量を形成することができる。この蓄積容量の存在により、液晶自体に多少の容量変化を生じてこの容量変化の影響を吸収することができるようになるので、液晶表示が安定になる。また、遮光容量導電層を画素電極縁部の遮光導電層の下に形成する構造ならば、画素電極を通過する光を遮ることはない。よって液晶表示装置の開口率を低下させることなく蓄積容量形成用の遮光導電層を設けることができる。更に、画素電極の縁部に対応する領域の液晶においては先に説明した構造と同様に乱れを生じないので、液晶の配向性に優れるとともに、ブラックマスクの開口部を大きくできるので、その分、開口率が向上し、高精細度化に対応したアクティブマトリックス液晶表示装置を提供できる。

【図面の簡単な説明】

【図1】図1は本発明に係るアクティブマトリックス液晶表示装置の第1実施例の要部を示す平面図である。

【図2】図2は図1のC-C線に沿う断面図である。

【図3】図3は同液晶表示装置の第2実施例の断面図である。

【図4】図4は同液晶表示装置の第3実施例の要部を示す断面図である。

【図5】図5は同液晶表示装置の第4実施例の要部を示す断面図である。

【図6】図6は同液晶表示装置の第5実施例の要部を示す断面図である。

【図7】図7は同液晶表示装置の第6実施例の要部を示す断面図である。

【図8】図8は本発明に係るアクティブマトリックス表

13

14

示装置の第7実施例の断面図である。

【図9】図9は本発明に係るアクティブマトリクス表示装置の第8実施例の断面図である。

【図10】図10は従来のアクティブマトリクス液晶表示装置の等価回路の一例を示す回路図である。

【図11】図11は本発明者が先に提案しているアクティブマトリクス液晶表示装置の一構造例の要部を示す平面図である。

【図12】図12は図11のA-A線に沿う断面図である。

【図13】図13は従来知られているアクティブマトリクス液晶表示装置の等価回路の一例を示す回路図である。

【図14】図14は本発明者が先に提案している独立電極線を備えたアクティブマトリクス液晶表示装置の等価回路を示す回路図である。

【図15】図15は前記独立電極線を備えたアクティブマトリクス液晶表示装置の要部を示す平面図である。


【図16】図16は図15のB-B線に沿う断面図であ

る。


# 【符号の説明】

|                |          |
|----------------|----------|
| G              | 走査電極線、   |
| S              | 信号電極線、   |
| 3              | トランジスタ、  |
| 6、19           | 基板、      |
| 8              | ゲート電極、   |
| 9              | ゲート絶縁層、  |
| 11             | ドレイン電極、  |
| 12             | ソース電極、   |
| 15、26          | 画素電極、    |
| 20             | 液晶、      |
| 22 a           | ブラックマスク、 |
| 22 b           | 開口部、     |
| 25、27          | 遮光電極層、   |
| 26 a、26 b、26 d | 画素電極、    |
| 27 a、27 b、27 d | 遮光電極層、   |
| 30、            | 遮光容量導電層、 |

【図1】





【図2】



【図4】

【図5】

【図3】



【図8】

【図6】

【図7】

